【CNMO科技消息】有观察认为，电子已就下一代DRAM的单元结构定下方向，将从现行的6F²（6F Square）转向4F²（4F Square）。随着继续缩小半导体线宽的既有微缩方式逼近极限，转而改变DRAM单元本身的排布结构，在相同面积内集成更多单元，成为新的思路。
业内普遍把4F Square视为从平面DRAM迈向真正3D DRAM的\"跳板\"。4F Square同样在经历2到3代之后会遭遇进一步微缩的瓶颈，因此有观点预计，进入2030年代后，将出现像NAND闪存那样把存储单元垂直堆叠、达到100层以上的3D DRAM时代。
据市场调研机构TechInsights在17日发布的信息，目前DRAM半导体市场的主流是10纳米级第五代（1b）DRAM。三星电子、SK海力士、美光等主要存储三厂正在开发并量产10纳米级第六代（1c）DRAM工艺，当前正以DDR5 DIMM等服务器产品为中心扩大应用。DRAM按照微缩工艺路线，依次经历1x、1y、1z、1a、1b、1c、1d等代际。1a为12到13纳米级，1c为11纳米级，10纳米级第七代（1d）DRAM被视为真正意义上的10纳米技术。此后将进入一位数纳米的0系列（0a、0b等）。三星电子与SK海力士目前各自推进1d DRAM开发，目标是最早在今年年底到明年年初之间量产。
三星电子与SK海力士预计在1d DRAM之前仍会维持既有6F Square结构，通过扩大EUV应用和优化单元结构来延续微缩。问题出现在向10纳米以上推进之后。DRAM需要以电荷形式存储数据的电容器，很难单纯靠不断缩小线宽来推进，单元越小，在有限空间内实现足以存储电荷的电容器就越困难，工艺难度也随之急剧上升。因此存储厂商正从单纯缩小线宽的思路，转向改变单元排布与结构本身，4F Square正是其中的代表。
简单来说，4F Square就是缩小单个DRAM单元所占的底面面积。这里的F指以半导体电路最小线宽为基准的设计单位。目前常用的6F Square结构中，排布一个单元需要相当于最小线宽6倍的面积，而4F Square把这一数值降到4倍左右。在线宽相同的前提下，理论上单元面积可比过去减少约三分之一，从而在同一块晶圆上集成更多存储单元。
TechInsights预计，2026到2028年的1c、1d世代将维持6F Square结构，随后在2028到2031年的0a、0b世代，出现9到8纳米级的4F Square以及垂直沟道、键合DRAM等技术。TechInsights副总裁崔正东在日前于水原举行的\"SEMI会员日2026\"上表示，2028到2029年正式登场的0a节点，将成为三大DRAM厂商技术战略分化的分水岭。他说，三星电子、SK海力士、美光目前都沿着基于6F Square结构缩小线宽的相似路线前进，但0a之后，各厂商会根据何时、以何种方式引入4F Square、键合DRAM和3D DRAM而出现差异。他还提到，除三星电子、SK海力士、美光之外，中国长鑫存储也在围绕包括4F Square和3D DRAM在内的下一代单元结构开发相关技术。
利好优配提示：文章来自网络，不代表本站观点。
